PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-171876

(43)Date of publication of application: 25.07.1991

(51)Int.Cl.

H04N 1/419

G06F 15/66

(21)Application number: 01-309638

ı

(22)Date of filing:

29.11.1989

(71)Applicant : MATSUSHITA ELECTRIC IND CO LTD


(72)Inventor: OUCHI YASUSHI

(54) DATA PROCESSOR

(57)Abstract:

PURPOSE: To correspond to a CPU for the various units of data processing by one data processor by successively reading out data for the units of a bit with a designated length from a register when input data are written into the register.

CONSTITUTION: When it is finished to write the picture data of one horizontal line to a register 2, a bus master outputs a read signal to a selector 6. The selector 6 reads a value 32 for the length of the output data from a data length register 7, reads out the data from the first bit to the 32nd bit from the register 2 and outputs the data to a data bus 8. After outputting the data of 32 bits to the data bus 8, the selector 6 reads again the value 32 for the length of the output data from the data length register 7, reads the data from the 33rd bit to the 64th bit from the register 2 and outputs the data. Accordingly, the data written into the register 2 are successively outputted as the data for the unit of 32 bits. Thus, one picture processor can correspond to the CPU for the various unit of data processing.



19日本国特許庁(JP)

(1) 特許出願公開

② 公開特許公報(A) 平3−171876

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)7月25日

٠:

H 04 N 1/419 G 06 F 15/66

330 A

8220-5C 8419-5B

審査請求 未請求 請求項の数 1 (全5頁)

60発明の名称

データ処理装置

②特 顋 平1-309638

②出 願 平1(1989)11月29日

⑫発 明 者

大内 康史

大阪府門真市大字門真1006番地 松下電器產業株式会社内

切出 願 人 松下電器産業株式会社

大阪府門真市大字門真1006番地

個代 理 人 弁理士 栗野 重孝

外1名

明細書

1、発明の名称

データ処理装置

2、特許請求の範囲

○又は1のビット列の組み合わせからなるデータがそのビット列ごとにその値とその長さの情報を有する形に変換された入力データを、変換される前の○又は1のビット列の組み合わせからなるデータに再変換し出力する装置であって、

複数のピットに同時に書き込みを行りととができ、複数のピットから読み出しを行りととができるレジスタと、

前記入力データの長さの情報に応じて前記レジスタの第1アドレスを指定する第1アドレス指定手段と、

前紀入力データの長さの情報と前記第1 アドレス に応じて前記レジスタの第2 アドレスを指定する第2 アドレス指定手段と、

前記第1アドレスと前記第2アドレスによって 前記レジスタの領域を指定し、その領域を書き込 み可能な状態にする手段と、

前記入力データの値の情報に応じて前記領域に同時に書き込みを行う書き込み手段と、

前記レジスタに書き込まれたデータを指定された長さのピット列単位で前記レジスタから読みだし、順次出力するデータ出力手段と、

前記データ出力手段で読み出すビット列の長さの指定を行う出力データ長指定手段と を有することを特徴とするデータ処理装置。

3、発明の詳細な説明

産業上の利用分野

本発明は、ワークステーション、DTP、パーソナルコンピューター等のフォントデータ、イメージデータや、通信用データ等を処理するデータ処理装置に関するものである。

従来の技術

近年、ワークステーション、DTP、パーソナルコンピューター等において、またデータ通信等において、扱われるデータは、益々大きくなり、処理速度向上が要求されている。それに応えるた

めに、高速のマイクロブロセッサや独自の高速化 ハードウェアを用いて、一般の高速化を図っている。

以下、従来のデータ処理装置について説明する。 第4図は、従来のデータ処理装置の一例を示す ものであり、ここで扱われるデータは、O又は1 のピット列ごとに、16ピットのデータで第6図 に示すように上位1ピットでOか1かの値を、下位15ピットでそのピット列の長さを表した形を している。例えば、第6図に示すようなデータは、 16進数でOO2OH、80OFHという2つの 情報で表されている。

第4図において、31は、この回路の内部コントロール信号発生用のクロック発生回路、32は16ビットのレジスタ33および34からなり各ビットにOから31の連続したアドレスを持つレジスタ群、35はスタートポイレタセット信号を信号線46に、ライト信号を信号線48に、またレジスタ32を初期化するためのO信号を信号線47に出力するライト信号発生回路、36は内部

はすべてのライト信号をアクティブにし、レジス タクリヤ信号によってレジスタ群32の寸 ぺてのピットをOK初期化する。次に、パ スマスタは最初の入力データである0020 H をデータパス39を通してライトエンド ポインタ37に書き込み、エンドポインタセッ ト信号をタイトエンドポインタ37亿出力すると、 スタートポインタと入力データからエンドポイン タがライトエンドポインタ37内部の加算器によ って計算され(エンドポインタコスタートポイン タ+画像データのピット長=16)エンドポイン タが18に沓き換えられ、ライト信号発生回路 35が、レジスタ群32の各ピットのうちスター トポインタが指すのピットのからエンドポインタ が指すピット16までのライト信号をアクティブ にする。すると、ライトエンドポインタ37から の2値信号に従って、レジスタ群32の第0ピッ トから第18ビットまでに口が同時に書き込まれ る。0020Hが、レジスタ群32に書き込まれ た後、ライト信号発生回路35がスタートポインタセ

に加算器を有し、バスマスタからの命令でクリヤ 信号を信号線42に出力し、また、バスマスタからの命令でクリカ を受け取るとスタートポインタを信号線43に出力するライトスタートポインタ な信号線44に、パスロータに基づいた2値信号をはレジスタの命令によりレジスタにある。 アスタ 3 4 の 順番 により ない スマスタに かった スタ 3 4 の 順番 により ススタに タスタ 3 4 の 順番 により ススタに タスタ 3 4 に書き込まれている データ に 次スタ 3 4 に書き込まれている テータ が スタ 3 4 に書き込まれている アンタ に カカ 3 9 は データ パス である。

以上のように構成された従来のデータ処理装置 について、以下その動作を説明する。

簡単のため、上述した第6図に示したデータを 変換し出力する動作を説明する。

まず、パスマスタからの命令によってライトス タートポインタ36がクリャ信号をライト信号発 生回路36に出力するとライト信号発生回路35

ット信号をライトスタートポインタ35に出力すると、ライトスタートポインタ35は内部の加算器によって[エンドポインタ+1]の計算を行い(この場合は、16+1=17)、計算された値をその値を新たなスタートポイレタとして出力する。

ライトスタートポインタ35に新たなスタートポインタがセットされると、バスマスタはライトエンドポインタ37に次の面像データである800FHを出力する。上述した動作によって、レジスタ群32の第17番目のビットから第32番目のビットに1が書き込まれ、セレクタ38がレジスタ33、レジスタ34の順に選択し、バスマスタへ16ビット単位のデータが順次出力される。

発明が解決しようとする課題

しかしながら上記従来の糖成では、入力データがレジスタ群に書き込まれた後そのデータを読み出す場合、セレクタによってレジスタ群を構成する各レジスタを順次指定し、そのレジスタ単位での分読み出しを行うことができるため、中央演算

処理装置(以下CPUとする)のデータ処理単位 が変わると一つのデータ処理装置では対応できな いという問題点を有していた。

課題を解決するための手段

本発明は前記課題を解決するため、複数のビットから読み出しを行うことができるレジスタと、前記レジスタに書き込まれたデータを指定された 長さのビット列単位で前記レジスタから読みだし、 順次出力するデータ出力手段と、前記データ出力 手段で読み出すビット列の長さの指定を行う出力 データ長指定手段とを備える。

作 用

本発明は上記した構成により、レジスタに入力 データが書き込まれると、出力データ長指定手段 によって指定された長さのピット列単位のデータ が、データ出力手段によって前記レジスタから順 次暁み出され出力される。

実 施 例

第1図は、本発明の一実施例におけるデータ処理装置を使った画像処理装置のプロック図である。

加算器を有しその加算器によって計算されたエンドポインタを信号線14にパスマスタからの画像データに基づいた2値信号を信号線45に出力するライトエンドポインタ、6はレジスタ2のすべてのピットにデータが書き込まれた後、指定とのナイスのピットにデータを顧次レジスタ2から出れたプータ長のデータを通じて受け取り記憶し、カデータ長を信号線21へ出力するデータ長レジスタ、8はデータパスである。

以上のように构成された本実施例の画像処理装 殴について、以下その動作を説明する。

まず、パスマスタは出力データ長をデータ長レンスタでに書き込む。次に、パスマスタからの命令によってライトスタートポインタ4がクリャ信号をライト信号発生回路3に出力するとライト信号発生回路3に出力するとフィープにし、レジスタクリャ信号によってレジスタ2のすべてのピットを○に初期化する。次に、パスマスタは役初の入力データである8020Hをデー

尚、この画像処理装置が取り扱う画像データは、白(Oで表す)又は黒(1で表す)の2値を持ち、1本の水平ラインの総ピット数は 64ピットであって、入力データは第2図に示すように、黒17ピット、白18ピット、黒2Oピット、白11ピットからなり、8020H,0010H,8060H,000BHの形に変換されているとする。また、本画像処理装置がデータを出力する対象となるCPUのデータ処理単位(以下、出力データ長という)は32ピットであるとする。

第1図において、1はこの同路の内部コントロール信号発生用のクロック発生回路、2は16ビットのレジスタ、3はスタートポインタセット信号を信号線18に、ライト信号を信号線18に、またレジスタを初期するためのO信号を信号線17に出力するライト信号発生回路、4は内部信号を信号線12に出力し、また、パスマスタからの命令でクリヤ信号を信号線12に出力し、また、パスマスタからの命令でクリヤ信号を信号線12に出力し、また、パスマスタからの命令でクリヤ信号を信号線12に出力し、また、パスマスタからの命令でクリヤ信号を信号線12に出力し、また、パスマスタからの音

タパス8を承してライトエンドポインタ5に書き 込み、エンドポインタセット信号をライトエンド ポインタ5に出力すると、スタートポインタと入 カデータからエンドポインタがライトエンドポイ ンタ5内部の加算器によって計算され(エンドポ インタニスタートポインタ+ 面像データのピット 長-1=16)エンドポインタが18に書き換え られ、ライト信号発生回路3が、レジスタ2の各 ピットのうちスタートポインタが指すピットOか らエンドポインタが指すピット18までのライト 信号をアクティプにする。すると、ライトエンド ポインタ5からの2値信号に従ってレジスタ2の 第ロビットから第16ピットまでに1が同時に書 き込まれる。8020日が、レジスタ2に書き込 まれた後、ライト信号発生回路3がスタートポイ ンタセット信号をライトスタートポインタ4に出 力すると、ライトスタートポインタ4は内部の加 算器によって〔エンドポインタ+1〕の計算を行 い (この場合は、1 6 + 1 = 1 7)、計算された 値をその値を新たなスタートポイレタとして出力

する。

ライトスタートポインタ4に新たたスタートポインタがセットされると、バスマスタはライトエントポインタ5に次の画像データである〇〇1〇日を出力する。上述した動作によって、レジスタ2の第17番目のビットから第33番目のビットにつが、第34番目のビットから第54番目のビットに1が、また、第56番目のビットに0が顧次書き込まれ、レジスタ2は第3回に示すような状態になる。

1本の水平ラインの画像データのレジスタ2への書き込みが終わると、パスマスタはリード信号をセレクタ6へ出力する。すると、セレクタ6はデータ長レジスタ7から出力データ長の値32を読み取り、レジスタ2の第1番目ピットから第32番目のピットまでのデータをはかたたびデータにカカナる。データパス8へ32ピットのデータを出力した後、セレクタ6はかたたびデータ長レジスタ7から出力データ長の値32を読み取り、レジスタ2の第33番目のピットから第64

により、レジスタに書き込まれたデータを、指定された長さのビット列どとに順次出力できるため、一つのデータ処理装置で異なったデータ処理単位のCPUに対応できる。

4、図面の簡単な説明

第1図は本発明の実施例の画像処理装置のプロック図、第2図は本発明の実施例の画像処理装置のが設明に用いる画像データを示した図、第3図は本発明の実施例の画像処理装置のレジスタへの画像データの書き込みが終わったときのレジスタの状態を示した図、第4図は従来例のデータ処理装置のプロック図、第5図は従来例のデータ処理装置の説明に用いるデータを示した図である。

1 ……クロック発生回路、2 …… レジスタ、3 …… ライト信号発生回路、4 …… ライトスタートポインタ、5 …… ライトエンドポインタ、6 …… セレクタ、7 …… データ投レジスタ、8 …… デー

以上の動作によって、レジスタ2に書き込まれたデータが32ビット単位のデータとして順次出力される。

CPUのデータ処理単位が32ビット以外の場合でも、始めにデータ長レジスタマに書き込むデータ長の値を変えれば、それぞれのCPUに対応したデータ長のデータが順次出力される。

以上のように本実施例によれば、セレクタがレジスタからデータを読み出す際に、データ長レジスタによって読み出すデータのデータ長を指定できるために、一つの画像処理装置で異なったデータ処理単位のCPUに対応できる。


発明の効果


本発明は、複数のビットから読み出しができる レジスタと、前記レジスタに巻き込まれたデータ を指定された長さのビット列単位で前記レジスタ から読みだし、順次出力するデータ出力手段と、 前記データ出力手段で読み出すビット列の長さの 指定を行り出力データ長指定手段とを設けること


タバス。


代理人の氏名 弁理士 栗 野 重 幸 ほか1名


特開平3-171876 (5)











第

第